Implementação e Otimização do Sistema Corretor de Erros Baseado em Lógica Majoritária Para Codificação de Canal no Sistema ISDB-T de TV Digital
Palavras-chave:
VHDL, Código Corretor de Erros Cíclico, ISDB-T, Lógica Majoritária, TV Digital, Codificação de Canal, TMCC, FPGA.Resumo
O presente trabalho apresenta a implementação e otimização de um sistema de correção de erros baseado em lógica majoritária para o padrão ISBD-T de TV digital. A codificação de canal em questão é utilizada no sistema com o intuito de proteger os dados do TMCC, que servem para informar os parâmetros de transmissão ao receptor. Adicionalmente, é proposta uma otimização no receptor com a adição de blocos de pré e pós-processamento com o objetivo de aumentar a robustez e tolerância a falhas do sistema. Os resultados obtidos demonstram que o código corretor funciona conforme as regras contidas na norma ARIB-B31, e que suas otimizações não interferiram significativamente na área de FPGA consumida e no tempo de processamento e, além disso, em alguns casos, fizeram com que o código corretor pudesse corrigir mais erros do que sua capacidade teórica.Downloads
Como Citar
Chimieski, B. F., Cella, J., & Noronha, T. B. (2010). Implementação e Otimização do Sistema Corretor de Erros Baseado em Lógica Majoritária Para Codificação de Canal no Sistema ISDB-T de TV Digital. Revista Da Graduação, 3(1). Recuperado de https://revistaseletronicas.pucrs.br/graduacao/article/view/6757
Edição
Seção
Faculdade de Engenharia